آموزش تصدیق صحت سخت افزار با سیستم Verilog

Verilog یکی از زبان های توصیف سخت افزار می باشد. به کمک وریلاگ می توان رفتار یک سیستم دیجیتالی ساده مانند فلیپ فالپ، حافظه و یا پردازنده و… یا یک سیستم دیجیتالی پیشرفته نظیر یک میکروکنترلر را در هر سطحی را به خوبی توصیف کرد.

تسلط به Verilog باعث می شود طراحی VLSI و سیستم های دیجیتالی بسیار ساده تر شود و وریلاگ ابزار مفیدی است برای تمامی مهندسان چرا که استفاده از این زبان آسان بوده و کامپایلرهای Verilog نیز به راحتی در دسترس هستند.

در این دوره چه مباحثی آموزش داده شده است؟

با توجه به افزایش سرعت تولید محصولات الکترونیکی، بحث verification و یا به عبارت دیگر تصدیق صحت سخت افزار، موضوع مهمی به شمار می رود. از طرفی زمان محدود عرضه کالا به بازار و از طرفی زمان بر بودن فرآیند verification همیشه مشکلاتی را به همراه داشته است.

ما در این دوره آموزشی سعی کرده ایم ابتدا مرور خیلی کلی بر زبان Verilog داشته باشیم و سپس به سراغ استفاده از Verilog system برای Verification و نه طراحی می رویم و یک طرح از پیش نوشته شده را verify می کنیم. همچنین اصول و قواعد و متدهای verification مانند simulation-based verification را مورد بحث قرار می دهیم.

سرفصل های دوره آموزش تصدیق صحت سخت افزار با سیستم Verilog

• قوانین و متد های طراحی
• معرفی ابزار های سیمولیشن
• مروری سریع بر زبان Verilog
• برنامه ریزی
• اسرشن ها
• کتابخانه OVL
• Coverage
• نوشتن Batch file
• قرار دادن اطلاعات روی باس
• استفاده از صف
• بخش چک کننده
• توابع
• تست های تصادفی
• نمایش خروجی

آیا این دوره پیش نیاز دارد؟

بله دانشجویان برای گذراندن این دوره باید با دو مورد زیر آشنایی داشته باشند :

• آشنایی با درس مدارهای منطقی یا سیستم های دیجیتال
• آشنایی با الکترونیک دیجیتال

حاصل دوره

دانشجویان عزیز پس از گذراندن این دوره آموزشی آمادگی لازم جهت تصدیق صحت یک طرح و ماژول از پیش طراحی شده را پیدا کرده و با نرم افزار modelsim آشنا خواهند شد.